دانلود ترجمه مقاله مبدل بوست DC-DC فوق فشار قوی با محقق سازی کلیدزنی ZVS

1. مقدمه 2. مبدل پیشنهادی DC-DC افزاینده فوق فشار قوی تعمیم پذیر 3. مطالعه حالت پایدار 4. طراحی سیستم کنترل حلقه بسته 5. مقایسه عملکرد 6. نتایج تجربی 7. نتیجه گیری

مقدمه: امروزه، طراحی و پیاده سازی مبدل های dc/dc کارآمد، توجه زیادی را به خود جلب کرده اند. این مبدل ها برای تبدیل یک ولتاژ ورودی dc به یک ولتاژ خروجی مطلوب، پیاده سازی می شوند. مبدل های باک و بوست، مشهورترین انواع مبدل های dc-dc هستند که به ترتیب برای کاهش و افزایش سطوح ولتاژ مورد استفاده قرار می گیرند [1-3]. در مورد مبدل های بوست، بخاطر سطح کمتر ولتاژهای ورودی در کاربردهای مورد نیاز، قابلیت بهره ولتاژ بالا، لازم است [4]. برای دستیابی به بهره ولتاژ بالا، سیکل وظیفه باید در مبدل های بوست متداول، به میزان قابل توجهی بالا گرفته شود، که این باعث تلفات توان زیاد می شود. بنابراین، استفاده از ساختارهای dc-dc افزایشی یک راهکار عالی برای این کاربردها می باشد [5-6]. فنون مختلف افزایش بهره ولتاژ مبدل های dc-dc در مجموعه مقالات گزارش شده ارائه شده اند که برای مثال شامل استفاده از سلف های تزویج شده، ترانسفورماتور و ماژول های تضریب ولتاژ هستند [7-8]. مهمترین مشخصات یک توپولوژی مطلوب عبارت از هزینه، اندازه و بازده می باشند. بطور کلی، استفاده از عناصر پسیو زیاد در توپولوژی بهره زیاد ولتاژ، نه تنها هزینه را افزایش می دهد، بلکه بازده توپولوژی را نیز کاهش می دهد [9-10]. با افزایش فرکانس کلیدزنی در مبدل های dc-dc، هزینه و اندازه را می توان کاهش داد. اما، فرکانس های کلیدزنی بالا می توانند باعث تلفات کلیدزنی زیاد شوند [11]. بنابراین، توپولوژی های مبدل بسیار دیگری به عنوان توپولوژی های بهینه از نظر هزینه، اندازه و تلفات، معرفی شده اند. تلفات اصلی مبدل های dc-dc بخاطر تلفات کلیدهای قدرت و دیودهای قدرت ناشی از تلفات بازیابی معکوس، می باشند [12]. بنابراین، باید از انجام کلیدزنی سخت اجتناب شود تا تلفات کمتر مبدل تضمین شود [13-19]. برای کاهش تلفات کلیدزنی و مسائل بازیابی معکوس دیودها، سه نوع عملیات کلیدزنی نرم معمولاً استفاده می شود (1) کلیدزنی ولتاژ صفر (ZVS)، (2) کلیدزنی جریان صفر (ZCS) و (3) کلیدزنی ولتآژ صفر-جریان صفر (ZVZCS). با وصل کلیدهای قدرت و قطع دیودهای قدرت تحت حالت ZCS، مسائل تلفات کلیدزنی و بازیابی معکوس دیودها رفع می شود، همانگونه که در [20، 21] بحث شده. علاوه بر آن، با ترکیب سلف های تزویج شده و سلول های VM، نه تنها بهره ولتاژ بالا بلکه همچنین تنش ولتاژ پایین دو سر ادوات کلیدزنی نیمه رسانای قدرت، قابل حصول است. بخاطر عناصر بسیار لازم در چنین توپولوژی های مبدل، این توپولوژی ها با افزایش پیچیدگی کنترل، هزینه و جهش تلفات حالت قطع، مواجه می شوند. توپولوژی های مختلف برای بدست آوردن بهره های ولتاژ بالا و قابلیت های ZVS در [22 تا 28] پیشنهاد شده اند. در [28 تا 25]، کلیدهای قدرت با کلیدزنی نرم، وصل می شوند و دیودها با جریان های صفر، قطع می شوند که این کار از مسائل بازیابی معکوس، جلوگیری می کند. در [24]، گزارش شده که تعداد کلیدهای قدرت و تنش ولتاژ دو سر خازن های تضریب ولتاژ، زیاد است. علاوه بر آن، در [25]، گزارش شده که نه تنها تعداد کلیدهای قدرت زیاد است، بلکه همچنین طراحی و پیاده سازی سلف های تزویج شده، پیچیده می شود. این معایب باعث افزایش حجم، هزینه و پیچیدگی توپولوژی ها می شود.

INTRODUCTION: Nowadays, designing and implementing the efficient dc/dc converters have attracted significant attention. These converters are implemented to convert a dc input voltage to a desired output voltage. Buck and Boost converters are the most well-known types of dc-dc converters which are used to decrease and increase the dc voltage levels, respectively. [1]-[3]. In the case of Boost converters, due to the lower level of the input voltages in the required applications, high voltage gain capability is required [4]. To achieve a high voltage-gain, the duty cycle must be set to be significantly high in the conventional boost converters, which can lead to high power loss. Hence, the use of high step-up dc-dc structures to produce a high voltage range with a lower duty cycle is a great solution for these applications [5]-[6]. Various techniques to raise the voltage gain of the dc-dc converters were presented in the reported literature, such as the use of coupled inductors, transformers, and voltage multiplier modules [7]-[8]. The most important characteristics for a desired topology are the cost, size, and efficiency. In general, the use of many passive elements in the high voltage gain topology not only increases the cost but also reduces the efficiency of the topology [9]-[10]. By increasing the switching frequency in the dc-dc converters, the cost and the size can be reduced. However, the high switching frequencies may cause high switching losses [11]. Thus, many other converter topologies were introduced as optimal topologies in terms of cost, size, and losses. The main losses of the dc-dc converters are due to the losses in the power switches and power diodes due to reverse recovery losses [12]. Thus, hard switching operation should be avoided to ensure lower converter losses [13]-[19]. To reduce the switching losses and the reverse recovery issues of the diodes, three main types of soft-switching, operations are usually used, (i) zero voltage switching (ZVS), (ii) zero current switching (ZCS), and (iii) zero voltage zero current switching (ZVZCS) conditions. By turning on the power switches and turning off the power diodes under ZCS, the switching losses and reverse recovery issues of the diodes in [20]-[21] are eliminated. Furthermore, by combining coupled inductors and VM cells, not only a high voltage-gain but also low voltage stress across the power semiconductor switching devices can be obtained. Because of the many elements needed in such converter topologies, the topologies face increased control complexity, cost, and a spike in turn-off losses. Various topologies to obtain high voltage gains and ZVS capabilities have been proposed in [22]-[28]. In [24]-[25], the power switches are turned on with soft-switching and the diodes are turned off with zero currents, which eliminates the reverse recovery issues. In [24], it was reported that the number of power switches and the voltage stresses across the voltage multiplier capacitors are high. Furthermore, in [25], it was reported that not only the number of power switches is high, but also the design and implementation of the coupled inductors are complicated. These disadvantages raise the volume, expense, and complexity of the topologies.