دانلود ترجمه مقاله سیستم حلقه ای فاز قفل شده برای ادوات FACTS

1. مقدمه 2. اهداف طرح 3. ساختار تطبیقی PLL 4. طراحی سیستم 5. نتایج شبیه سازی 6. نتیجه گیری

چکیده – این پژوهش، ملزومات خاص حلقه های فاز قفل شده (PLLها) را برای کاربردهای معمول المان های فکتس مورد بررسی قرار داده است. یک سیستم PLL جدید که از الگوریتم سازگاری استفاده می کند، با هدف بهبود سرعت پاسخ، استحکام در برابر آشفتگی ولتاژ AC، و رد هارمونیکی ارائه شده است. PLL تطبیقی شامل سه واحد کنترلی است که فرکانس، زاویه فاز و دامنه ولتاژ را کنترل می کند. نتایج شبیه سازی با PLL موجود در مجموعه بلوک های PSB در نرم افزار متلب (MATLAB) مقایسه شده و بهبود قابل توجهی نشان داده شد. به طور خاص، زمان تنظیم و اورشوت در شرایط کاهش دامنه ولتاژ AC، به شکل چشم گیری کاهش یافتند. نتیجه گیری: چالش های اصلی در طراحی PLL برای کاربردهای FACTS را بطور خلاصه می توان: نیاز به عملکرد با خطای حالت دائم صفر برای ورودی های زاویه فاز و فرکانس، عملکرد خوب تحت شرایط کاهش ولتاژها و ولتاژهای هارمونیکی و فیلتر کردن هارمونیک های ورودی عنوان کرد. یک روش مناسب برای برآوردن نیازهای فوق استفاده از ساختار PLL تطبیقی است که گین سیستم را در یک وضعیت کنترل تطبیقی تنظیم می کند. PLL تطبیقی شامل سه واحد کنترل است: کنترلر فاز، کنترلر فرکانس و کنترلر ولتاژ (Table 3) ، که بصورت موازی با هم کار می کنند تا سه متغیر خروجی را با تعریف سیگنال ورودی سینوسی تولید کنند. تست های با ورودی های فاز و فرکانس نشان می دهند که زمان فرود و بالازدگی بسیار کمتر از مقادیری هستند که در سیستم های PLL کنونی موجود است. تست های بیشتر با پله های فازی تحت کاهش ولتاژها نیز نشان می دهند که پاسخ ها در دوره ای زیر 50 ms فرو می نشینند و بهبود بیشتری نسبت به PLL بکار رفته در مجموعه بلوک PSB MATLAB مشاهده می شود. تست هایی که در آنها سیگنال ورودی حاوی هارمونیک است نیز تاکیدی دارند بر پاسخ های مناسب (robust) و انتشار حداقل هارمونیک در سیستم. تست های بیشتر با بکارگیری المان SVC نشان دهنده برتری این طرح نسبت به سیستم های PLL مرسوم است.

This research addresses the special requirements of phase locked loops (PLLs) for a typical application with FACTS elements. A new PLL system that uses adaptation algorithms is developed with the aim of improving speed of responses, robustness to AC voltage depressions, and harmonic rejection. The adaptive PLL consists of the three control units that individually control frequency, phase angle, and voltage magnitude. The voltage controller output is used to compensate for reduced gain caused by the ac voltage magnitude depressions. The output phase angle and its derivative, the frequency signal, are controlled in two independent control systems in order to enable elimination of frequency and phase error without compromising transient responses. The simulation results are compared with a PLL available with the PSBMATLAB block-set and noticeable improvements are demonstrated. In particular, settling time and overshooting are significantly lower with conditions of reduced ac voltage magnitude. CONCLUSIONS: The main challenges in PLL design for applications with FACTS can be summarized as the need to perform with zero steady-state error for phase angle and for frequency inputs, good performance under voltage depressions, and with voltage harmonics, and filtering of the input harmonics. A suitable approach to meet the above requirements is the adaptive PLL structure that regulates system gain in an adaptive control manner. The adaptive PLL consists of three control units: the phase controller, the frequency controller, and the voltage controller (Table III), which work in parallel to produce three output variables defining the input sine signal. The tests with phase and frequency inputs demonstrate settling time and overshooting far below those with presently used PLL systems. Further tests with phase steps under voltage depressions also demonstrate that responses settle in the period below 50 ms and much improvement over the PLL used in PSB MATLAB block-set is observed. The testing with harmonic content on the input signal confirms objectives of robust responses and minimal harmonic propagation through the system. Additional testing with application to a SVC element demonstrates superiority over the conventional PLL systems.