دانلود ترجمه مقاله عملکرد PFC چندلایه بوست در مقایسه با PFC چندلایه بوست بدون پل

1. مقدمه 2. توپولوژی مبدل PFC چندلایه بوست 3. توپولوژی مبدل PFC چندلایه بوست بدون پل 4. نتایج شبیه سازی 5. نتیجه گیری

چکیده – در دو دهه اخیر، قسمت زیادی از پژوهش ها در زمینه الکترونیک قدرت در یافتن روش های بهبود شکل موج جریان و در عین حال جلوگیری از جابجایی فاز، اختصاص داده شده اند. هدف این مقاله، انتخاب دو مورد از مناسب ترین توپولوژی ها تصحیح ضریب توان (PFC) تک فاز که در حال حاضر برای محدوده توان 5/1 کیلووات تا 4 کیلووات وجود دارند و تحلیل و ارزیابی آنها، می باشد. توپولوژی های بررسی شده، مبدل PFC چندلایه بوست و مبدل PFC چندلایه بوست بدون پل می باشد. عملکرد این دو توپولوژی مطالعه شده در متلب/سیمیولینک، شبیه سازی می شوند. تحلیل تلفات و ارزیابی بازده نیز انجام می شوند. نتایج شبیه سازی تایید می کنند که مبدل PFC چندلایه بوست بدون پل، بازده قدری بهتر نسبت به توپولوژی مبدل PFC بوست چندلایه، نشان می دهد. نتیجه گیری: در این مقاله، توپولوژی های انتخاب شده جهت بررسی عبارتند از: PFC چندلایه بوست و PFC چندلایه بوست بدون پل. در دو دهه اخیر، هر دو توپولوژی برای کاربردهای توان تا محدوده 4 کیلووات انتخاب شده اند. این مقاله به پیاده سازی طراحی هر دو سخت افزار و قطعات کنترلی در محیط شبیه سازی متلب/سیمیولینک و در نهایت مقایسه عملکردی می پردازد. نتایج شبیه سازی، که برای مد عملکردی یکسان اجرا شدند، نشان می دهند که جریان ورودی با ولتاژ ورودی همفاز است و شکل آن تقریباً سینوسی کامل است، همانگونه که برای هر دو توپولوژی انتظار می شود و در شکل 5 دیده می شود. در توپولوژی PFC بوست چندلایه، جریان ورودی، حاصلجمع دو جریان سلف است. می توان از شکل 9 (الف) متوجه شد که برای توپولوژی چندلایه، جریان های گذرنده از این دو سلف، 180 درجه اختلاف فاز دارند. بنابراین، جریان ورودی کل، ریپل کمتری در هر سلف دارد. در مقایسه با دو منحنی بازده و توان برای هر دو توپولوژی، که در شکل 11 ترسیم شده است، متوجه می شویم که توپولوژی چندلایه بدون پل بازده قدری بهتر دارد. بنابراین، نتیجه می گیریم که، چندلایه سازی و موازی کردن مبدلهای قدرت می تواند بازده یک مبدل قدرت را بهبود بخشد مادامی که جریان های ریپل سلف، در محدوده معقول حفظ شوند. تلفات کلیدزنی نیمه رسانا تقریباً بدون تغییر باقی می مانند، همانگونه که در جدول 2 مشاهده می شود. نتایج تجربی بیشتر بدست آمده از این دو توپولوژی مطالعه شده در اینجا، در مقاله بعدی، ارائه می شوند.

In the last two decades, a great part of research in the power electronics area has been involved in finding methods of improving the input current waveform while simultaneously avoiding phase displacement. The aim of the paper consists of selecting two of the most relevant single phase power factor correction (PFC) topologies currently existing for the power range of 1.5 kW up to 4 kW and to analyse and evaluate them. The investigated topologies are the boost interleaved PFC converter and the bridgeless boost interleaved PFC converter. Performances of the two studied topologies are simulated in Matlab/Simulink. Loss analysis and efficiency evaluation are also provided. The simulation results verify that the bridgeless boost interleaved PFC converter demonstrates a slightly higher efficiency than the interleaved boost PFC converter topology. CONCLUSION: In this paper, the topologies which are chosen to be investigated are: the boost interleaved PFC and the bridgeless boost interleaved PFC converters. In the last two decades, both topologies have been chosen for power application ranges up to 4 kW. The paper deals with their design implementation of both hardware and control parts in Matlab/Simulink simulation environment and finally with their performances evaluation by comparison. Simulation results, run for the same operation mode, show that the input current is in phase with the input voltage, and its shape is nearly perfectly sinusoidal, as expected, for both topologies, as shown in Fig. 5. In the interleaved boost PFC topology, the input current is the sum of the two inductor currents. It can be noted from Fig. 9a, that for interleaved topology, the currents flowing through the two inductors are 180o phase-shifted. Thus, the total input current has smaller ripple than in each individual inductor. Comparing the two efficiency curves versus power for both topologies, depicted in Fig. 11, it results that for the bridgeless interleaved topology there is a slightly gain in efficiency. So, in conclusion, interleaving and paralleling power converters can increase the efficiency of the power converter; as long as, the inductor ripple currents are kept within reason. The semiconductor switching losses will remain roughly the same, as it can be seen in Table II. Further experimental results from the two prototypes studied in here will be presented in a next-future paper.