دانلود ترجمه مقاله طراحی سطح تراشه با قابلیت مسیریابی مبتنی بر SVM

عنوان فارسی

طراحی سطح تراشه با قابلیت مسیریابی مبتنی بر SVM برای تراشه های EWOD ولتاژ آگاه با قید پین

عنوان انگلیسی

SVM-Based Routability-Driven Chip-Level Design for Voltage-Aware Pin-Constrained EWOD Chips

کلمات کلیدی :

  بیوتراشه های میکروسیالی دیجیتال؛ الکترووِتینگ در دی الکتریک؛ طراحی در سطح تراشه؛ آدرسدهی الکترود؛ SVM

درسهای مرتبط مهندسی کامپیوتر
تعداد صفحات مقاله انگلیسی : 8 نشریه : ACM
سال انتشار : 2015 تعداد رفرنس مقاله : 46
فرمت مقاله انگلیسی : PDF نوع مقاله : ISI
پاورپوینت : ندارد

سفارش پاورپوینت این مقاله

وضعیت ترجمه مقاله : انجام شده و با خرید بسته می توانید فایل ترجمه را دانلود کنید
قیمت دانلود ترجمه مقاله
26,400 تومان
فهرست مطالب

1. مقدمه 2. بیان مسئله 3. مرور کلی 4. دسته بندی مبتنی بر SVM 5. مسیریابی فرار به پین های کنترلی 6. نتایج آزمایشگاهی 7. نتیجه گیری

سفارش ترجمه
ترجمه نمونه متن انگلیسی

چکیده – مسئله طراحی در سطح تراشه، در بیوتراشه های الترووِتینگ در الکتریک، با قید پین (EWOD) که نه تنها بر پین های کنترل و لایه مسیریابی PCB از دیدگاه هزینه ساخت و تولید اثر می گذارد، بلکه قابلیت اطمینان عملکردی القا شده توسط ولتاژ بیش از حد را نیز مشخص می کند و فرآیندی بسیار حیاتی است. مطالعات کنونی به دنبال به حداقل رساندن پین های کنترلی، با قابلیت بروز مسیریابی تنزل یافته هستند و یا تفاوت های موجود در ولتاژهای برانگیزش الکترودها را در نظر نمی گیرند که در این الکترودها، بار به دام افتاده، به دلیل ولتاژ بیش از حد می تواند منجر به مشکلات اطمینان پذیری چشمگیری شود. این مقاله، اولین طبقه بندی کننده مبتنی بر SVM را برای آدرس دهی الکترودها در مرحله طراحی سطح تراشه ارائه می کند که به صورت همزمان، تعداد پین های کنترلی، قابلیت مسیریابی و هم چنین اطمینان پذیری را نیز بهینه سازی می کند. نتایج آزمایشگاهی در تراشه های حقیقی و بِنچ مارک های مصنوعی نشان می دهند که در مقایسه با مدرن ترین روشها، روش آدرسدهی الکترود مبتنی بر SVM، هم در قابلیت مسیریابی وهم اطمینان پذیری، بهبود های قابل توجهی را به دست آورده است.

نمونه متن انگلیسی مقاله

The chip-level design problem is critical in pin-constrained electrowetting-on-dielectric (EWOD) biochips, which not only affects the number of control pins and PCB routing layers from the manufacturing cost point of view, but also determines the functional reliability induced by excessive applied voltage. Existing works either greedily minimize the number of control pins with degraded routability, or disregard the differences in driving voltages on the electrodes, where the trapped charge due to excessive applied voltage causes significant reliability issue. This paper presents the first SVM-based classifier for electrode addressing in chip-level design stage, which simultaneously optimizes the number of control pins, routability, as well as reliability. Experimental results on both real-life chips and synthesized benchmarks show that, compared with the state-of-the-art method, the SVM-based electrode addressing method obtains significant improvements in both routability and reliability.

توضیحات و مشاهده مقاله انگلیسی

محتوی بسته دانلودی:

PDF مقاله انگلیسی ورد (WORD) ترجمه مقاله به صورت کاملا مرتب (ترجمه شکل ها و جداول به صورت کاملا مرتب)
قیمت : 26,400 تومان

نقد و بررسی‌ها

هنوز بررسی‌ای ثبت نشده است.

اولین کسی باشید که دیدگاهی می نویسد “دانلود ترجمه مقاله طراحی سطح تراشه با قابلیت مسیریابی مبتنی بر SVM”

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

3 × دو =

مقالات ترجمه شده

نماد اعتماد الکترونیکی

پشتیبانی

logo-samandehi