دانلود ترجمه مقاله ساختار سلسله مراتبی حافظه محافظت شده در برابر حملات کانال جانبی
عنوان فارسی |
ساختار سلسله مراتبی حافظه محافظت شده در برابر حملات کانال جانبی |
عنوان انگلیسی |
A Memory Hierarchy Protected against Side-Channel Attacks |
کلمات کلیدی : |
  حملات کانال جانبی؛ پوشش دهی؛ سایفرهای کم حجم؛ رقابت NIST LWC |
درسهای مرتبط | مهندسی کامپیوتر؛ معماری سیستم های کامپیوتری |
تعداد صفحات مقاله انگلیسی : 17 | نشریه : MDPI |
سال انتشار : 2022 | تعداد رفرنس مقاله : 42 |
فرمت مقاله انگلیسی : PDF | نوع مقاله : ISI |
پاورپوینت :
ندارد سفارش پاورپوینت این مقاله |
وضعیت ترجمه مقاله : انجام شده و با خرید بسته می توانید فایل ترجمه را دانلود کنید |
1. مقدمه 2. انگیزه ها و تحقیقات مرتبط 3. مدل مهاجم 4. پیشینه تحقیق 5. ملاحظات امنیتی برای تولید پوشش 6. مولد کم حجم پوشش داده (LightMaG) 7. بحث و بررسی و دیدگاه ها 8. نتیجه گیری
چکیده – در ارزیابی آسیب پذیری سیستم های روی تراشه، ساختار حافظه یکی از با ارزش ترین مولفه های قابل حفاظت در برابر سرقت اطلاعات محسوب می شود. حملات کانال جانبی مرتبه یک زیادی روی تمام این مولفه ها، در ارتباطات حافظه اصلی تا رجیسترهای CPU گزارش شده اند. در همین راستا، رمزگذاری ساختار حافظه یکی از روش های پرکاربرد برای تضمین محرمانگی داده محسوب می شود. البته این راهکار به خاطر سربار حافظه و مساحت و افت عملکرد (تاخیرهای زمانی) دچار مشکل است. این کمبودها برای حافظه های کش که بخش زیادی از مساحت پردازنده را اشغال می کنند، حادتر است. در این مقاله الگوریتم امن و کم حجمی را برای تضمین محرمانگی داده در کُل ساختار حافظه معرفی کردیم. برای این کار داده های حافظه کش را با یک مولد پوشش کم حجم رمزگذاری می کنیم. این مولد بدون نیاز به ذخیره پوشش ها، آن ها را در هر چرخه ساعت تولید می کند. فقط بردارهای آغازکننده 8 بیتی برای هر پوشش ذخیره می شوند و امکان محاسبه مجدد پوشش ها را فراهم می کنند. امنیت کُلی این روش پوشش دهی بر اساس تخمین اطلاعات مقابل بررسی شده است. این روش به ما کمک می کند تا حداقل تعداد ردهای حمله لازم برای اجرای موفق حمله کانال جانبی پروفایلینگ را تشخیص دهیم. این مقدار برابر با 592 رد در طول حمله است که سطح امنیت مطلوبی را برای نسبت سیگنال به نویز فرضی 0.02 فراهم می کند. کم حجم بودن مولد با پیاده سازی سخت افزاری که منابع مصرفی آن 400 LUT است، تایید می شود.
In the vulnerability analysis of System on Chips, memory hierarchy is considered among the most valuable element to protect against information theft. Many first-order side-channel attacks have been reported on all its components from the main memory to the CPU registers. In this context, memory hierarchy encryption is widely used to ensure data confidentiality. Yet, this solution suffers from both memory and area overhead along with performance losses (timing delays), which is especially critical for cache memories that already occupy a large part of the spatial footprint of a processor. In this paper, we propose a secure and lightweight scheme to ensure the data confidentiality through the whole memory hierarchy. This is done by masking the data in cache memories with a lightweight mask generator that provides masks at each clock cycle without having to store them. Only 8-bit Initialization Vectors are stored for each mask value to enable further recomputation of the masks. The overall security of the masking scheme is assessed through a mutual information estimation that helped evaluate the minimum number of attack traces needed to succeed a profiling side-channel attack to 592 K traces in the attacking phase, which provides an acceptable security level in an analysis where an example of Signal to Noise Ratio of 0.02 is taken. The lightweight aspect of the generator has been confirmed by a hardware implementation that led to resource utilization of 400 LUTs.
ترجمه این مقاله در 23 صفحه آماده شده و در ادامه نیز صفحه 18 آن به عنوان نمونه قرار داده شده است که با خرید این محصول می توانید، فایل WORD و PDF آن را دریافت نمایید.
محتوی بسته دانلودی:
PDF مقاله انگلیسی ورد (WORD) ترجمه مقاله به صورت کاملا مرتب (ترجمه شکل ها و جداول به صورت کاملا مرتب)
دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.