دانلود ترجمه مقاله بررسی حفاظت ضدجزیره ای ژنراتورهای پراکنده مبتنی بر مبدل قدرت

1. مقدمه 2. آنالیز الگوریتم ضد جزیره‌ای شدن ساندیا 3. معتبرسازی حوزه زمان 4. نتیجه‌گیری

در این کار، برای شبیه‌سازی‌های هر دو حوزه زمان و فرکانس از Saber استفاده می‌شود. سیستم شکل7 در Saber و به کمک مدل کامل اینورتر، بار RLC و شبکه مدل می‌شود، که شبکه به صورت یک منبع ولتاژ پشت سر امپدانس مدلسازی می‌شود. بار تشدید RLC مطابق شکل7 ابتدا بدون حفاظت ضد جزیره‌ای شدن تست شد. شکل‌موج‌های این مورد در شکل8 نمایش داده شده‌اند. از شکل‌موج‌های ولتاژ و جریان می‌توان دید که DG به تغذیه بار RLC ادامه می‌دهد و یک جزیره را شکل می‌دهد. فرکانس و ولتاژ مقدار کوچکی انحراف می‌یابند که دلیل آن اختلاف جزئی در مقادیر RLC و عدم تطابق عددی کوچک بین توان حقیقی و راکتیو در بار و ژنراتور است. با این حال، انحراف مقادیر فرکانس و ولتاژ به اندازه‌‌ای نیستند که یک وضعیت جزیره‌ای شدن را در یک قاب زمانی قابل قبول (بر اساس حدود ضد جزیره‌ای شدن پسیو روی ولتاژ و فرکانس طبق IEEE 1547) تشخیص دهند. شکل9 ولتاژ و جریان در پایانه‌های DG را برای بارRLC و برای حالتی نشان می‌دهد که الگوریتم ضدجزیره‌ای شدن فعال، آماده باشد. تنظیمات بهره حداقل مقادیر را داشتند که طبق تحلیل حوزه فرکانس، عملکرد ضد جزیره‌ای شدن قابل قبولی را فراهم می‌کنند. بهره‌های بزرگ SVS و SFS منجر به اعوجاج شکل‌موج‌ها و تنزل کیفیت توان می‌شوند. سیستم در لحظه 70037/ 0 ثانیه از طریق جداسازی شبکه، جزیره شد. DG جزیره را تشخیص داده و به علت انحراف در فرکانس به علت الگوریتم ضد جزیره‌ای شدن فعال، تریپ داد.

In this work, Saber is used for both time–domain and frequency- domain simulations. The system in Fig. 7 is modeled in Saber with detailed inverter model, RLC load, and grid, which is modeled as a voltage source behind impedance. The RLC resonant load as shown in Fig. 7 was first tested without any anti-islanding protection. The waveforms for this case are shown in Fig. 8. It can be observed from the voltage and current waveforms, that the DG continues to feed the RLC load and forms an island. The frequency and voltage drift by a small amount due to a minor difference in RLC values and due to the small numerical mismatch between the real and reactive power in the load and generator. However, the drifts in frequency and voltage magnitude are not sufficient to detect an islanding situation in an acceptable time frame (based on the passive anti-islanding limits on voltage and frequency set according to IEEE 1547). Fig. 9 depicts the voltage and current at the DG terminals for the RLC load, for the case where the active anti-islanding algorithm is enabled. The gain settings used we the minimum gains that provides acceptable anti-islanding performance based the frequency domain analysis. Large SVS and SFS gains create waveform distortion and power quality degradation. The system was islanded at time 0.700 37 s by disconnecting the grid. The DG detected the island and tripped due to a drift in the frequency because of the active anti-islanding algorithm.